基于軟件無線電的射頻高效功放基帶信號處理平臺硬件設(shè)計與實現(xiàn).pdf

1、自上世紀70年代中期誕生以來，移動通信系統(tǒng)經(jīng)過40多年的發(fā)展，目前已開始向第四代邁進。至2011年底，全球移動終端用戶突破60億，移動通信技術(shù)已成為人們生活必不可少的一部分。
　　然而，新一代移動通信系統(tǒng)中廣泛采用OFDM等非恒包絡(luò)調(diào)制及多載波技術(shù)，導(dǎo)致信號峰均比過高，射頻功率放大器效率低下。業(yè)界在提高射頻功率放大器效率的數(shù)字算法方面進行了大量研究，卻鮮有對算法運行載體的信號處理平臺進行研究和論述。為此，本文提出一種基于軟件無線電

2、的射頻高效功率放大器信號處理平臺實現(xiàn)方案。
　　首先，本文回顧了峰均比降低和數(shù)字預(yù)失真兩項射頻高效功率放大器數(shù)字輔助技術(shù)的發(fā)展歷程。并按體系結(jié)構(gòu)分類，詳細分析了現(xiàn)有的軟件無線電信號處理平臺產(chǎn)品和基帶硬件關(guān)鍵技術(shù)現(xiàn)狀，結(jié)合上述分析及總體需求，確定信號處理平臺采用CPCI總線式和FMC模塊式設(shè)計。
　　其次，將信號處理平臺分為信號處理主板與數(shù)據(jù)采集夾層卡兩部分，給出信號處理模塊與數(shù)據(jù)采集模塊的功能結(jié)構(gòu)、總線接口以及電源系統(tǒng)的詳細

3、設(shè)計描述。其中，信號處理模塊以XilinxVirtex-6 FPGA、TMS320C6455 DSP和P2020雙核通用處理器為核心，數(shù)據(jù)采集模塊以ADS5400和DAC5682Z為核心。
　　最后，完成了信號處理平臺FPGA、DSP與GPP模塊間互聯(lián)總線接口數(shù)據(jù)傳輸速率測試，并對數(shù)據(jù)采集模塊時鐘、ADC與 DAC的噪聲特性進行了測試，測試結(jié)果表明：平臺能提供最高達480Mbyte/s以上的數(shù)據(jù)傳輸能力，時鐘抖動優(yōu)化至844fs，