基于拓撲結(jié)構和互連編碼的NoC低功耗研究.pdf

1、隨著半導體技術的進步,芯片的集成度越來越高,設計技術越來越復雜,片上系統(tǒng)(System-on-Chip, SoC)面臨著延遲、功耗、容錯性等方面的挑戰(zhàn)。2001年左右,國外科研機構提出了一種新的體系結(jié)構——片上網(wǎng)絡(Network-on-Chip, NoC),作為解決下一代通信架構擴展性和功耗問題的新范式,同時 NoC也成為高性能片上系統(tǒng)設計的重要發(fā)展方向。相對于傳統(tǒng)的總線型通信結(jié)構中存在的性能瓶頸,NoC提供了新的片上通信解決思路,成

2、為當前研究的熱點。近幾年,NoC技術不僅被大規(guī)模超級計算機系統(tǒng)所采用,而且在移動通信領域和嵌入式設備中得到了廣泛應用。
　　盡管 NoC相對于 SoC具有很好的能量效率,但隨著通信量的增大,功耗約束成為片上網(wǎng)絡面臨的重要問題之一,如何在保證整體性能的基礎上降低功耗成為當前研究工作的主要問題之一。國內(nèi)外許多科研機構和大學從底層的物理設計到拓撲結(jié)構的選擇等不同的設計層面上提出了多種降低功耗的方法。本文總結(jié)了國內(nèi)外解決低功耗問題的已有技

3、術成果,分析了這些科研成果的主要思想及其在實際中的應用前景。在此基礎上,首先提出了兩種片上網(wǎng)絡拓撲結(jié)構以及相應的路由算法,從理論上分析了它們的綜合性能以及與經(jīng)典拓撲結(jié)構的差異,并通過仿真實驗證明這兩種拓撲結(jié)構均可以有效地降低片上網(wǎng)絡的功耗。其次從串擾避免角度出發(fā)提出了一種互連通道的差錯控制編解碼方案,該方案根據(jù)通信鏈路上的電壓擺幅和比特誤碼率之間的關系,在數(shù)據(jù)傳輸過程中減少電源干擾、線間串擾等噪聲影響,進而降低數(shù)據(jù)的出錯率,從而在保證可

4、靠性的情況下降低片上網(wǎng)絡的互連功耗。
　　論文共包括五個部分。第一章介紹了片上網(wǎng)絡的基本概念和關鍵技術,分析了片上網(wǎng)絡低功耗問題的研究背景及意義,并總結(jié)了國內(nèi)外的研究現(xiàn)狀。第二章主要介紹了片上網(wǎng)絡低功耗模型,詳細研究了相關的低功耗技術,并分析比較了各種技術之間的優(yōu)缺點。第三章提出了兩種新的網(wǎng)絡拓撲結(jié)構——DPMesh結(jié)構和 HMesh結(jié)構以及相適應的路由算法。與經(jīng)典的拓撲結(jié)構進行了性能對比分析,并在 Orion平臺上進行了仿真實驗