基于多位觸發(fā)器的低功耗技術研究.pdf_第1頁
已閱讀1頁，還剩69頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著集成電路(Integrated Circuit)工藝水平的不斷發(fā)展以及特征尺寸的不斷減小，目前IC設計已經跨入了超深亞微米的SoC(System on Chip)設計階段，這對面積、性能、功耗有了更高的要求。隨著眾多產品尤其是手持設備的不斷更新換代，低功耗技術已經成為制約這類產品快速發(fā)展的關鍵技術。為了進一步降低芯片中的功耗，在后端設計流程中使用多位觸發(fā)器(Multi Bit Flip Flop)已經成為目前一種降低功耗的有效方法。

2、多位觸發(fā)器相對于單位觸發(fā)器(SingleBit FlipFlop)共用了一對反相器，減小了電容負載的大小，從而降低了芯片的功耗。盡管多位觸發(fā)器的使用能有效地解決功耗問題，但是由于對多位觸發(fā)器支持的EDA工具還不夠完善，目前工業(yè)界對IC后端物理設計只能在有限的EDA工具中進行手動干預來完成多位觸發(fā)器的合并(Merge)。
　　本文針對數字后端物理綜合工具Innovus的多位觸發(fā)器合并這一新增特性，從六個不同方面構造相應的單元測試案例

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論